ADIsimCLK最新版V1.7.08仿真时钟芯片设计软件，可设计相位噪声，配置相位，输出增益等参数，支持设置环路带宽，相位裕度，环路滤波器的各电阻电容值等。
使用方法：
启动ADIsimCLK，配置芯片信息，想要实现的功能，需要用哪些组件。
配置界面的配置选项是让您选择您想使用哪个器件进行仿真。
这里有三个不同的配置，第一个是PLL和外部VCO或者VCXO，然后同时钟分配部分连接，您要做的就是通过点击屏幕下方的“下一步”确认仿真配置。
还有第二种配置情形，它与刚才看到的配置非常相似。它使用了AD9510的PLL和片外VCO与时钟分配器输入模块的滤波器。
这是第三种配置，它完全没有使用PLL，只做时钟分配器使用。
下面一个界面就是选择输入时钟频率。您可以从频率库选择或者客户自定义频率。
您可以在客户自定义频率的小框里输入频率值，然后点击下一步，屏幕会提示您想选择何种输出电平。
我们可以看到OUTPUT0的配置框。您可以选择分频器（divider）的分频比，这里选择的是2。
接下来是一个结果输出。本页显示了OUT0的输出结果。在结果显示页的底部可以选择不同的输出通道，比如OUT0、OUT1或其它输出，也可以选择其它各个选项，如Components、Schematic、Timing和Report等。